LMK04826B的PLL1无法锁定

大家好：

        最近正在使用LMK04826B这款时钟芯片，调试发现PLL2可以锁定,PLL1没有锁定，然后不知道如何下手了，麻烦TI的大拿或论坛里的其他高手给指点下，有朋友说调节环路滤波参数，但是调整的依据是什么？附件是我的reg设置。   

        clkin输入10M高稳时钟单端交流耦合，OSCIN输入CVHD-950-80M单端交流耦合，一级环路滤波参数C1=1.2nF，R2=12K，C2=56nF。

Mickey Zhang：

建议您可以先通过CLOCKDESIGNT工具来仿真，CLOCKDESIGNT请参考这个链接：http://www.ti.com.cn/tool/cn/clockdesigntool

Andy Tan：

系统不稳定，环路带宽设定的太窄会出现这种情况。

一般环路带宽应设为PFD频率的十分之一以下，且相位裕量的安全范围为45°至60°。

推荐使用我们的webench在线设计工具会得环路滤波器设计的推荐的参数试下。