lmk04828 PLL LOCKED 不了！！

配置图见附件，PLL1 power down ,PLL2的参考时钟为250M，鉴相频率为125M，将PLL1 LD和PLL2 LD 分别设置为 PLL2 N 和PLL2 R ，频率分别为125.8MH和125Mhz,

bin huang1：

相关配置

Kailyn Chen：

OSCin_FREQ是不是应该选择127~255Mhz范围？输入是250MHz，我看您这里选的是255 MHz to 500 MHz。

能否把电路图附上看下？输入OSCin是什么输入，单端，LVCMOS输入？