TI中文支持网自己做的2812的板子，使用100v1 的仿真器和ccs4.0，我打开集成开发环境然后连接，就出现以下的问题
error connecting to the target:
error 0x80000200/-1142
fata error during:ocs,
processor blocked debug accesses
使用相同的软件配置连接其它的板子，能连上，用自己的板子不能用（所以可以判断仿真器没坏，软件设置正常的），测量了上电后JTAG口的初始电平–与正常板子的一样；再测量芯片的供电—-也是正常的；测量RESET脚—-有问题的板子RESET脚有2.2–3.3V的文波，正常的板子没有；
请教这样的问题怎么定位，是芯片坏了还是硬件电路搭建有问题，
哪位高手指点指点方向啊，感激不尽
rookiecalf：
可以断开该引脚的电气连接来看是哪边的问题
自己做的2812的板子，使用100v1 的仿真器和ccs4.0，我打开集成开发环境然后连接，就出现以下的问题
error connecting to the target:
error 0x80000200/-1142
fata error during:ocs,
processor blocked debug accesses
使用相同的软件配置连接其它的板子，能连上，用自己的板子不能用（所以可以判断仿真器没坏，软件设置正常的），测量了上电后JTAG口的初始电平–与正常板子的一样；再测量芯片的供电—-也是正常的；测量RESET脚—-有问题的板子RESET脚有2.2–3.3V的文波，正常的板子没有；
请教这样的问题怎么定位，是芯片坏了还是硬件电路搭建有问题，
哪位高手指点指点方向啊，感激不尽
dexing deng：
回复 rookiecalf:
断开引脚的电气连接具体怎么讲，是哪个引脚啊
自己做的2812的板子，使用100v1 的仿真器和ccs4.0，我打开集成开发环境然后连接，就出现以下的问题
error connecting to the target:
error 0x80000200/-1142
fata error during:ocs,
processor blocked debug accesses
使用相同的软件配置连接其它的板子，能连上，用自己的板子不能用（所以可以判断仿真器没坏，软件设置正常的），测量了上电后JTAG口的初始电平–与正常板子的一样；再测量芯片的供电—-也是正常的；测量RESET脚—-有问题的板子RESET脚有2.2–3.3V的文波，正常的板子没有；
请教这样的问题怎么定位，是芯片坏了还是硬件电路搭建有问题，
哪位高手指点指点方向啊，感激不尽
Bin Liu11：
你找到问题了吗
