TI中文支持网我有一路50M的时钟信号需要转成16路同步的LVDS差分时钟信号走背板给FPGA芯片，我看了一下SN65MLVD128，想用2片来实现，但是芯片输出的是MLVDS差分标准，能直接接到FPGA的LVDS接口上吗？有没有更好的方案或其他芯片来推荐呢，谢谢！
Kailyn Chen：
MLVDS和LVDS电气参数还是有区别的，比如驱动器差分输出电压幅值是不一样的。
TI有LVDS fanout器件，比如用于LVDS的data/clock 1：10的DS90LV110A 。如果需要16路的话，可以考虑使用两个DS90LV110A。
user4933011：
回复 Kailyn Chen:
我查了一下，能用SN65LVDS387来实现我的方案吗？DS90LV110A比SN65LVDS387优势在哪里呢？
user4933011：
回复 Kailyn Chen:
另外我的输入时钟信号是LVTTL的电平
Kailyn Chen：
回复 user4933011:
SN65LVDS387只是一款多路driver，不能实现fanout 1：16的功能呢。
user4933011：
回复 Kailyn Chen:
我把SN65LVDS387的16路输入都接在一起就可以了吧？这样做有什么问题吗？
Seasat Liu：
看一下 CDCLVD1216
支持LVCMos的输入，16路LVDS输出的clock buffer
