TI中文支持网我想用925-926芯片传输24bit普通数据(不是RGB数据)调试925-926测试板卡。大致流程FPGA—>925—>926—>FPGA
FPGA发送的数据传输时钟为40M，数据为固定值。另外对926的主要的控制信号OSS_SEL，OEN，PDB都是直接拉高。
现象是926接收不到时钟和数据，lock一直为低，读取925寄存器状态显示 “link未成功”。
请问出现这种情况可能的原因是什么？
Kailyn Chen：
不是RGB,是24bit什么电平的数据？DS90UB925Q和926Q是用在FPD-link上的serdes应用。 您这种情况，首先不能保证HSYNC， VSYNC的时序。
看了您的流程，TI有专门FPGA link的Serdes，比如：DS32ELX0421和DS32ELX0124
dachao zhang：
回复 Kailyn Chen:
您好，数据是3.3V的LVCOMS电平。您推荐的芯片位宽稍微不合适，我们可能改动要比较大，所以想用925-926的。
我们只是传输一组24bit数据，并不是应用到视频上，并不需要行场同步信号呀，如果保持HSYNC， VSYNC这两个信号电平不变（常高/常低），是不是数据就不能正常传输了？另外我们用网线传输可以吗？
（我按照VGA的格式写过一次VS,HS信号，也是不能LINK成功。）
dachao zhang：
回复 Kailyn Chen:
您好，数据是3.3V的LVCOMS电平。您推荐的芯片位宽稍微不合适，我们可能改动要比较大，所以想用925-926的。
我们只是传输一组24bit数据，并不是应用到视频上，并不需要行场同步信号呀，如果保持HSYNC， VSYNC这两个信号电平不变（常高/常低），是不是数据就不能正常传输了？另外我们用网线传输可以吗？
（我按照VGA的格式写过一次VS,HS信号，也是不能LINK成功。）
dachao zhang：
回复 Kailyn Chen:
您好，您有空答复一下，我们着急调试呢，谢谢
