TI中文支持网GPIO计数器时钟输入，SN74LV163A 计数，只使用低3bit，8进制；SN74CBT3251 8bit多路开关，解码后驱动LED
GPIO计数器时钟输入，1.8v电平，Q1 NMOS，把1.8v电平变成5v
按照以下电路，ENT、*LOAD、*CLR、ENP = VCC = 5v，计数器输出无规律
飞线：ENT、*LOAD、*CLR、ENP = 3.3v，计数器工作正常
是不是存在一个低级错误？
Kailyn Chen：
目前的情况也就是说，5V供电，ENT、*LOAD、*CLR、ENP 这几个控制引脚接5V计数不正常，反而接3.3V正常计数是吗？ Vih的最小电压为0.7Vcc，因此5V供电的话，Vih（min）=3.5V。 因此理论上3.3V是不能正常计数的。
user504372310：
回复 Kailyn Chen:
所以，我感觉非常诧异，电路图有低级错误？
Kailyn Chen：
回复 user504372310:
电路图这几个控制引脚都上拉倒5V，没什么问题。 或者您测下这几个引脚的电压。因为使用起来并不复杂，控制引脚保证高电平计数。这是时序，有按照这个时序顺序吗？
The following sequence is illustrated below:
1. Clear outputs to zero (synchronous)
2. Preset to binary 12
3. Count to 13, 14, 15, 0, 1, and 2
4. Inhibit
