在我的一些设计中,保持sn74lvch16t245的nOE管脚为低电平不变,通过吧nOE管脚可以直接接地或电阻接地完成。因为产品在运行时,设计为一直允许输出。今天看见产品手册这句话:
第19页:To ensure the high-impedance state of the outputs during power up or power down, the OE input pin must be tied to VCCA through a pullup resistor and must not be enabled until VCCA and VCCB are fully ramped and stable.
是否意味着,一上电,必须保持一段不允许输出的状态,然后在控制这个脚允许输出,否则这个就不安全?(按这句话设计就有难度了,还要去控制nOE)。
怕自己断章取义,请大神确认。
Maverick_1984:
回复 Kailyn Chen:
好的设计是否是确保上电过程使OE为高阻态,并在输出端把此高阻态上拉或下拉至无害电平,具体上拉还是下拉要看具体设计了?
若让OE一直有效,是否是不好的设计?
请大神确认