大家好,
在我的项目中,使用FPGA的差分信号输出565模式的图像LVDS信号(3data+1clock 差分对),在阻抗为75欧姆的差分电缆上传输25米后,输出到第三方公司的液晶屏上显示。因为无法更改液晶屏的设计,只能在FPGA的输出端进行设计更改。需要选择一款低成本的芯片做LVDS信号的驱动,请问DS25BR440是否满足我的要求?如果不能,可否推荐合适的芯片,最好是能够在一颗芯片上实现4路LVDS输入4路LVDS输出。谢谢
Mickey Zhang:
请确认下您的信号速率是多少的。
Kailyn Chen:
关于这款redriver,没有找到有关能驱动多长cable的实验曲线可以参考。
不过对于这么长的距离传输,建议考虑使用 DS92LV0421/0422的应用 。
henry gore:
回复 Mickey Zhang:
每路LVDS速率200~250M左右
henry gore:
回复 Kailyn Chen:
一开始想到的就是这个方案,但液晶屏是第三方公司的,无法增加解串器。
henry gore:
回复 henry gore:
在输出端的LVDS上,每路增加1个LMH0001,是否可行?
henry gore:
回复 Kailyn Chen:
一开始想用此方案,但液晶屏是第三方的设备,设计上无法增加解串器