TI中文支持网我们实际配置的是双PLL模式，发现两个PLL都不能locked，我们德硬件配置是，从CLKin0输入一个单端的10MHz时钟信号（一个晶振产生），OSCin管脚处配置了一个100MHz的VCXO，VCXO的电压空置端连接到 CPout1，两个环路滤波器的参数都是更具官网的工具计算出来的。
今天调试时我们把 CLKin0 R Divider 配置为10（0x0153 = 0x00, 0x0154 = 0x0A），将PLL1_R信号引出到 Status_LD1管脚（0x15F = 0x7B），通过示波器测量该信号频率为 500kHz，但是我们从CLKin0处输入了10MHz的信号，然后做了除以10处理，理论上输出信号的频率应该位1MHz，实际测量却只有500kHz，求解啊！！！！！
如果将输入时钟除以5再测量，就是1MHz，但是理论上应该是2MHz.
现在PLL1一直不能locked，肯定PLL2也就不能锁定，有调试过LMK04832的么？ TI员工能给解释一下么？
另外还发现一个问题，就是只读寄存器0x0004和0x0005手册上写德默认值分别是0xD1和0x63，但是实际回读出来的情况是反的，0x0004 = 0x63, 0x0005 = 0xD1,与用户手册不一致，其它几个只读寄存器都是正确的，TI员工能给解释一下么？
user4592006：
我们实际配置的是双PLL模式，发现两个PLL都不能locked，我们德硬件配置是，从CLKin0输入一个单端的10MHz时钟信号（一个晶振产生），OSCin管脚处配置了一个100MHz的VCXO，VCXO的电压空置端连接到 CPout1，两个环路滤波器的参数都是更具官网的工具计算出来的。
今天调试时我们把 CLKin0 R Divider 配置为10（0x0153 = 0x00, 0x0154 = 0x0A），将PLL1_R信号引出到 Status_LD1管脚（0x15F = 0x7B），通过示波器测量该信号频率为 500kHz，但是我们从CLKin0处输入了10MHz的信号，然后做了除以10处理，理论上输出信号的频率应该位1MHz，实际测量却只有500kHz，求解啊！！！！！
如果将输入时钟除以5再测量，就是1MHz，但是理论上应该是2MHz.
现在PLL1一直不能locked，肯定PLL2也就不能锁定，有调试过LMK04832的么？ TI员工能给解释一下么？
另外还发现一个问题，就是只读寄存器0x0004和0x0005手册上写德默认值分别是0xD1和0x63，但是实际回读出来的情况是反的，0x0004 = 0x63, 0x0005 = 0xD1,与用户手册不一致，其它几个只读寄存器都是正确的，TI员工能给解释一下么？
Seasat Liu：
有没有实验过用信号源产生10M信号，输入作为参考的结果？把幅度调大一些
user4592006：
回复 Seasat Liu:
我们用信号源输出10MHz：输出信号功率5dBm、10dBm、14dBm都试过，无法锁住。
user4592006：
回复 Seasat Liu:
我们测试了:
1、CP1的电压3.27V,
2、PLL1_N的输出，在1.2M — 4.2M之间跳动，
3、PLL2_R的输出，稳定在500kHz，–> 这个是否说明10MHz参考输入是良好的？
4、 VCXO的输出100MHz,
5、参考电路见最后一个图片，环路滤波参数参考的你们官方的DEMO板设计。
