CDCI6214时钟输出不对 感觉PLL配置不对

输入时钟为xin 25mhz时钟，输出Y1 LVDS 200MHZ,输出Y2 LVDS 125MHZ,输出Y3 LVDS 125MHZ,输出Y4 LVDS 125MHZ,S设置PSA和PSB，输出信号不对，设置成REF可以输出时钟。

Amy Luo：

您好，
您是想输出Y1 LVDS 200MHZ,输出Y2 LVDS 125MHZ,输出Y3 LVDS 125MHZ,输出Y4 LVDS 125MHZ,这样吗
输出信号不对是指输出频率不对吗，您是怎样配置的