CDCE72010时钟芯片编程

我在使用CDCE72010时钟芯片时，使用外部参考时钟16MHz, VCXO选择中心频率为491.52MHz，我想要输出128MHz的时钟频率，所以我希望VCXO的输出频率可以通过PFD环路调节至512MHz。

我对相应除法器的设置如下：

Input reference: 16MHz
Reference divider: 1
M divider: 125
VCO: 491.52MHz
Feedback divider: 4
N divider: 1000

但是提示错误PLL不能锁定。请问原因是什么？怎么修改呢？

Kailyn Chen：

根据这个公式Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)
其中 (P*N)/(R*M)=（4*1000)/(1*125)=32， 那么VCXO的频率是应该512Mhz。 VCXO_IN 您用的是491.52Mhz吗？

xiaoxi wang：

回复 Kailyn Chen:

是的，我选择的是491.52MHz。这样有什么问题吗？

xiaoxi wang：

回复 Kailyn Chen:

因为我看VCXO的中心频率只有491.52MHz/737.28MHz/800MHz等
有什么办法可以直接调整VCXO的频率为512MHz吗？如果像我上述的设置，vcxo不会通过环路调节自动至512MHz吗？
我刚接触这个领域，希望能达到帮助~

xiaoxi wang：

我现在在使用CDCE72010，他其中的VCXO可调节范围怎么看啊，手册里面有吗？

比方说我现在选择VCXO中频频率为491.52MHz，那么他的输出频率范围是多少呢？

KW X：

最大变化100MHz。见数据表第九页。

xiaoxi wang：

回复 KW X:

感谢您的回答！但是我在数据表第九页没有看到相关描述啊？
还有请问，如果他的可调范围是100MHz，那么如果我希望vcxo的输出时钟频率为512MHz，按理说应该是能够实现的
但是，我在采用设置如下时，提示错误PLL不能锁定。请问会是什么原因呢？
Input reference: 16MHz
Reference divider: 1
M divider: 125
Feedback divider: 4
N divider: 1000

Seasat Liu：

回复 xiaoxi wang:

不可以的

72010只有分频器，只能把VCXO的频率整数倍的分频。

Seasat Liu：

如果要实现这个，可以看看LMK04828，lmk04826

Kailyn Chen：

回复 xiaoxi wang:

CDCE72010的VCXO是输入时钟源，不会通过环路自动调节到512Mhz，所以按照您的要求，想要PLL锁存的话，VCXO应该为512Mhz。另外，您提到的”VCXO的中心频率只有491.52MHz/737.28MHz/800MHz“ 这个在datasheet哪里看到的？

VCXO的频率范围如下：

xiaoxi wang：

回复 Kailyn Chen:

那么怎么能使VCXO为512MHz呢？需要改什么参数吗？
我说的VCXO的中心频率只有491.52MHz/737.28MHz/800MHz，是FMC150AD/DA子板的参考设计中支持的频率。之前理解错了，以为是VCXO只支持这三种频率输出