TI中文支持网se555定时器当触发输入为＜1/3VDD是，阈值输入为＞2/3VDD是SR锁存器处于不确定状态，是否与手册中功能表相矛盾？？？？
Amy Luo：
您好，
手册中功能表output 指的是se555芯片的输出管脚3脚（8pin封装）或者7脚（20pin封装），不是指内部RS触发器的。当触发输入为＜1/3VDD时，且RESET为高时，不管阈值输入是多少，输出都是高电平。
yangxing yang：
回复 Amy Luo:
您好，您所说的我知道输出管脚是3，但是如果从555计时器内部电路图推功能的时候，发现当触发输入＜1/3VDD，如果阈值输入＞2/3VDD时，计时器输出功能在我们测试时并不一定为高，有时为低，有时为高。与真值表的阈值输入不相干有点矛盾
Kailyn Chen：
回复 yangxing yang:
您好， 我用TINA 对SE555进行了下仿真，设置的Vcc=15V，和真值表是相符的，也就是说当Trig level <1/3Vcc=5V时，threshold 不管是什么电平，输出均为高约为13.6V。
您再换一块SE555试试呢？
Amy Luo：
回复 yangxing yang:
您好，
从IC内部电路图推功能的时候，RS触发器是不允许R和S管脚同时是低电平的，在实际操作中也不可能R和S管脚同时输入低电平，总有个先后顺序。您的电路出现输出不确定状态，电路是怎么样的呢，可以贴出来分析一下吗
yangxing yang：
回复 Amy Luo:
第一点：从您专业的角度确切的告诉我se555定时器内部rs锁存器是由或非门组成的RS锁存器，还是与非门组成的RS锁存器
第二点：.从se555手册中内部逻辑电路图，可以推出器件应用的是或非门组成的RS锁存器(不是SR触发器)，r为0，s为0锁存器保持状态，r为1.s为1处于不确定状态，正常工作约束条件为(RS＝0）也就是不允许r,s同时为高，而555计数器当触发输入＜1/3VDD，阈值输入＞2/3VDD，此时RS锁存器是处于不确定状态，不符合约束条件RS=0，但手册中有阈值输入不相干，所以我觉得有点疑惑。
第三点：我发现了当单独仿真触发输入＜1/3VDD，阈值输入＞2/3VDD，此时其实RS锁存器已经处于不确定状态(不符合约束条件RS=0)，但是有可能输出端出现高电平；
但是如果让真值表中的三种状态循环的时候，就会出现功能并不能实现。比如说：先让se555计数器实现触发输入＞1/3VDD，阈值输入＞2/3VDD，输出低电平，再给计数器触发输入＜1/3VDD，阈值输入＞2/3VDD，(此时RS锁存器出去输出不确定状态），再给计数器触发输入为＞1/3VDD,阈值输入＜2/3VDD.处于保持状态(也就是跟随上一个输出状态)，但是由于上一个输出状态并不能确定(由于上个输出给定状态是锁存器处于输出不确定状态)，所以计数器并不能确定保持哪一种状态，此时出现功能不能测过的问题。
第四点：所有问题的焦点就是功能真值表中当触发输入＜1/3 VDD，阈值输入＞2/3 VDD时，在循环给计数器输出不同的状态时，功能实现输出高是否真正的可以实现？？？？？
