TI中文支持网这个calibration应该是apll锁定的前提，用于检测主时钟是否满足要求。我将led灯设置为pll1 vco calibration active，当我在软件上pll mode control上将powerdown重置时，只能看见这个灯短暂的闪烁一下，那这说明主时钟满足要求吗？（自身板子的晶振和我外接入晶振做主时钟都是这样）；如果满足的话，按照流程图，apll应该锁定了，但是将led灯设置为pll1 lock detected又不亮，这是什么问题？
Kailyn Chen：
LED7和LED8吗？不亮证明已经锁存了。 亮的话代表没有有效的参考时钟输入信号，DPLL 没有锁存，处于holdover状态。
. Check that the LEDs D7 and D8 are both ON if there is no valid clock input on PRIREF or SECREF.
This indicates that the DPLL is not locked and that the DPLL holdover is active.
user5958442：
回复 Kailyn Chen:
不是的，我已经把两个led灯的功能设置为显示pll1 VCO calibration detected 和pll1 lock detected（lol*），在接入参考后，原来默认功能的两个灯都熄灭，即dpll锁存，跳出holdover状态，这样之后把led灯的功能调整成我上述的两个功能后不亮，或者说，代表pll1 VCO calibration detected 和pll1 lock detected（lol*）这两个灯一直都不亮，是不是说明apll1的锁存出了问题？（图片矩形框的前两步）
S5`W7UJF]QSD0}U.png-12.jpg)
Kailyn Chen：
回复 user5958442:
您好，您把两个LED等配置为pll1 VCO calibration detected 和pll1 lock detected（lol*）。 事实上就是status0 和status 1的输出情况吧？可以直接用示波器测量下这两个引脚的情况。
另外，上面PLL初始化流程图的前两部，一个是VCO 校准，一个是APLLlock， 或者说free- run mode，那么这个条件在右边注释有写，首先APLL1要在cascade mode，其次VCO1的中心频率为2.5GHz,另外， fPD1 = fxo × Dxo / Rxo这几个条件都要满足，那么APLL1 才会锁存参考输入XO。
user5958442：
回复 Kailyn Chen:
谢谢，是不是只有在apll1锁存的情况后，dpll才会锁存，当led灯为默认的两个功能时，接入参考后都熄灭了，是不是说明apll lock这一步其实已经通过了？
user5958442：
回复 Kailyn Chen:
但是默认功能熄灭的情况下，我把一个led灯改成pll1 lock detected（lol*），这个灯却不亮，这样的情况合理吗？
Kailyn Chen：
回复 user5958442:
您好，默认的status和LED 都是高有效，但是输出状态的极性（高有效还是低有效） 是可以通过寄存器来配置的，所以您看下TICSpro的status是怎么配置的，从而判断LED 熄灭是代表APLL1是否锁存呢。
user5958442：
回复 Kailyn Chen:
我的status的极性是默认的，并没有动stat pol，所以代表的是apll1没有锁存。
