TI中文支持网在TLK3118+FPGA的XGMII端收发Loopback测试中，RCLK检测不到，而其REFCLK输入正常，各电源轨供电正常；有的时候能检测到RCLK，有的时候却不能，不稳定；
Kailyn Chen：
REFCLK的jitter是否满足要求呢？ 在官网找不到这颗料的资料，您有数据手册吗?
wei li：
您好，请问上述你的问题解决了吗？
thomas yang：
回复 wei li:
经过时钟信号的优化之后，问题解决。
user4403651：
能不能加个微信，最近在调tlk3118
thomas yang：
回复 user4403651:
可以发邮件，yangyangthomas@live.cn
