TI中文支持网用DP83849作了两路以太网，测试发现PHY芯片上所有TX_CLK、RX_CLK都无输出，请专家给予指导，见下图。
Kailyn Chen：
图片显示不出，那么25MHz的参考输入没问题吧？
user4737222：
回复 Kailyn Chen:
我用的dp83822，供电正常，XI、XO的基准时钟也是正常的25M，RXCLK和TXCLK仍然没有时钟输出，是什么原因
user4306061：
回复 user4737222:
我用DP83822,供电，时钟正常，RXCLK输出6.94MHz时钟是什么情况？
user4737222：
回复 user4306061:
看看你的dp83822的时钟输入
user4306061：
回复 user4737222:
时钟输入是25MHz晶体，信号正常
Kailyn Chen：
回复 user4306061:
您好，您是工作在MII mode吗？ 有没有将MII_MODE 配置为0 ？
