TI中文支持网我们的一个产品使用了TMDS181做为产品输出端口的信号处理。
目前产品的眼图测试未通过。
目前测试了TMDS181输入端（Test1）和输出端（Test2）的Tx2的眼图，测试点如下：
Test1眼图：
Test2眼图：
TMDS181输出端眼图中有两个类似振铃的凹陷。
请问这种问题是在输出端的PCB问题还是芯片配置问题？或者给些解决的建议。谢谢！
user4749561：
补充眼图测试图片：
Test1输入端眼图：
Test2输出端眼图：
Kailyn Chen：
回复 user4749561:
您好，TMDS181 的输入clock是low jitter输入吗？ 是否满足对输入clock的jitter要求？
第二，现在眼图的高度VOD 正常吗?Vsadj可以调节眼图的高度，data 和clock的眼图都是这样的吗？其次，在测试差分信号眼图时，有没有端接100ohm匹配电阻？ 比如使用差分碳棒中间并联一个100ohm电阻再进行测试？
user4749561：
回复 Kailyn Chen:
您好，非常感谢您的回复！
我详细描述一下我这边的测试情况，以方便您帮我们分析。
一、PCB情况：
我们这个产品实际使用的是DVI信号，TMDS181的输出端经过一小段PCB走线连接到DVI插座上作为产品的输出。下面是TMDS181部分的PCB布局。
其中TX0的输出眼图效果比TX1和TX2较好。所以我测试的是眼图最差的TX2（上图中黄色走线的）。
PCB板厂提供的测试报告中，这个差分线的差分特性阻抗为93.8欧。不知道-6欧姆的阻抗偏差能对这个眼图有多大影响？
二、产品的输出端眼图：
经过DVI输出插座后的眼图如下（测试时已经去掉了差分线上除了DVI插座以外的所有元件）：
三、TMDS181芯片输出端眼图：
为了尽量排除PCB的阻抗影响，我在测试TMDS181输出端TX2眼图时，我拆除了TX2引脚对应的PCB连线，直接在TMDS181芯片的TX2输出端引脚上焊接了两个3mm长的细引线。然后分别连接两个50欧姆电阻到3.3V（2个100欧并联），以满足DVI眼图测试的需求（模拟接收端的50欧上拉电阻），测试PCB照片及眼图如下：
四、TMDS181输入端情况：
TMDS181输入信号是来自同一个PCB上的另外一个芯片。我们测试的信号时钟是162MHz，所以TMDS181应该已经工作在了Retimer模式。这个可以通过对比输入端和输出端的眼图来验证。我调整了那个芯片的输出信号的幅度和预加重设置，但是TMDS181的输出端信号眼图没有变化。TMDS181输入端的眼图是将TMDS181芯片拆除，然后在输入端的PCB走线上焊接两个50欧姆上拉电阻测试的。图形如下：
五、关于您的问题：
1、关于输入信号的时钟抖动我没有进行测试。但是由于TMDS181输入信号来自同一PCB的另一个芯片，并且输入信号信号数据的眼图虽然没有PASS，但是眼睛张开的还算比较开，所以我想时钟应该也不会太差。TMDS181对输入时钟的抖动有很严格的要求吗？
2、眼图的高度是正常的。测试时示波器测量的高度都在1000mV左右。上面的眼图图片中有VSWING的数据。
3、测试眼图时我使用了两个50欧姆的上拉电阻（模拟TMDS接收端的上拉阻抗匹配电阻）。我没有另外加100欧姆的匹配电阻。不过这个测试连接方式应该是正常的，因为我们使用这套设备测试过其他产品的信号是正常的，所以可以排除测试设备的问题。我们的DVI一致性测试时是没有加100欧姆匹配电阻的。如果测试一定需要这个100欧姆匹配电阻，我估计是探头中应该内置了。
六、目前的问题：
1、目前的问题是输出端眼图的这两个类似振铃的凹陷的产生原因是什么？
初步分析可能的原因：
1、由于配置或输入信号等原因，造成输出信号存在这种振铃。
2、由于我在输出端焊接的3mm的引线没有阻抗控制，造成的这种振铃。
请帮提供些建议或判断方法，来帮助我们找到真正的原因。
TMDS181是否可以自己产生测试码？这样也许可以帮助我们排除输入信号或配置的原因。
关于PCB阻抗设计和加工的控制，您能否给些建议。
谢谢！
