pll电路参考频率提高一倍，输出噪声改善3dB，为什么？

我们片子不管是鉴相器还是分频器，还是lmx2594等pll片子，输出噪声都是10logFphd，也就是说鉴相频率提高一倍，噪声改善3dB，这是为啥，为什么不是20logFphd?能不能给出一个推导方法？

Kailyn Chen：

您好，在datasheet Page9的下方有对PLL noise的计算推导,您看下：

6056825：

回复 Kailyn Chen:

我就是想知道这个公式的10logN怎么来的，为什么不是20logN

Kailyn Chen：

回复 6056825:

您好，系数为10 还是20，我理解的是某个噪声随着某10倍频率，是以20dB还是10dB增加或减少来决定的。即20dB/decade还是10dB/decade增加或减少。
所以在上面公式中， 可以看到20 × log(Fvco/Fpd)，10 × log(offset / 10kHz)。
您看下这篇文章，对PLL噪声的介绍非常详细，参考Page6：
www.ti.com/…/snaa062a.pdf