TI中文支持网硬件电路图如下，使用过程中IDCK+有时钟、IDCK-接地，DE、HSYNC、VSYNC都有正常的控制信号。但是TXC、TXD都没有出信号。其中寄存器8通过I2C配置为35或者37都试过。
Kailyn Chen：
PD这个引脚是低有效，电路中是下拉，TFP410进入power down模式了，所以没有输出。
bin liu26：
回复 Kailyn Chen:
已经通过I2C将寄存器8配置为35了，退出power down模式。
bin liu26：
回复 Kailyn Chen:
还有就是DE_CTL RW 寄存器的VS_POL、 HS_POL的极性在DE Generator不使能情况下可以配置吗？
Kailyn Chen：
回复 bin liu26:
恩 那PD没问题，I2C使能的话，通过寄存器配置PD ，那么PD引脚下拉是没问题的。
另外，输入RGB是什么幅值的信号？输出有接显示屏吗？是否有端接100ohm匹配电阻？
bin liu26：
回复 Kailyn Chen:
输出还没有接显示屏，目前只是抓输出的TXC信号。RGB是3.3V的信号。还有就是需要配VSYNC和HSYNC的极性吗？
Kailyn Chen：
回复 bin liu26:
是的，DE generator 如果不使能，这几个极性不需要配置就好。
bin liu26：
回复 Kailyn Chen:
是不需要还是不能配置。
Kailyn Chen：
回复 Kailyn Chen:
这几个控制信号您是如何配置的？BSEL，EDGE,DSEL。 因为您目前是24bit single-ended data输入，那么需要注意clock 是不支持双沿触发的，也就是说clock只能配置为上升沿或下降沿触发。
还有就是电路中的data mapping是否和输入的RGB对应？ 低位不应该是Red吗？我看您现在接的是高位是Red 信号，低为Blue。
bin liu26：
回复 Kailyn Chen:
BSEL，,DSEL接的是I2C接口，EDGE配置为下降沿触发。data mapping是原理图设计的问题，已经在前端处理过了。TFP410的VSYNC和HSYNC是不是低有效，我们的设计中是高有效。
Kailyn Chen：
回复 bin liu26:
依据DVI 1.0 的协议标准， 当DE（data enable）=H时，TFP410对data 进行编码，当DE =Low的时候，对Hsync和VSYNC进行编码，所以DE，以及HSYNC，VSYNC的时序参考TFP410的FIgure 2 .
另外，IDCK的频率是在25Mhz～165Mhz之间的吧？
