TI中文支持网所用芯片6713
按要求配置McBSP相关配置，在硬件仿真时出现如下问题：程序先做了一个最简单的 给SPI FLASH发送读ID指令，通过中断方式接收MISO数据，在硬件仿真中，当把断点设置在发送指令之前，则不会产生中断，但是数据仍然传输完成，当把断点设在发送后并延迟一段时间，则可以产生接收中断。
注意到SPCR寄存器 的FREE 和SOFT 现在FREE=1，SOFT=0
请问这种情况的产生是TI内部做的一种区别于实际的硬件仿真下的机制么？ 谢谢
Tony Tang：
硬件中断响应是需要几个CPU周期的。FREE=1只是控制SPI接口在打断点的情况下是否继续当前数据的收发。
Tenglun Ke：
回复 Tony Tang:
谢谢Tony的回答，顺着您的思路继续深入，FREE=1应该是继续当前的收发，并在DRR有数据时产生中断提示我读取，但事实是数据传输完了，等待了相当的指令周期后，仍然没有中断产生，恳请解惑。。。。不甚感激
