TI中文支持网平台：
一块母版，6455+Tsi578
多块子板：6455 通过接插件与母版相连。
过程：
最开始用的子板6455调试。CSL编程，ccs3.3.8x版本。外部时钟156.25Mhz，配成1.25G，1x模式只用一个端口。
先用LoopBack模式，通过多次测试，最后配置成功，可正常读写。
随后改为一般模式。发现配置不进去，就是SRIO错误寄存器一直是0x00000001（正常情况应该是0x00000002，即PORT_OK置1）。
查阅pdf文档大意是说端口没有打开。
后查阅本论坛其它帖子，有网友提到，如果没有负载，是无法打开端口的。必须有负载。
于是改用母版调试。母版6455与Tsi578相连，应该说是有负载的。问题依旧，仍然一直0x00000001。
后我又将SRIO初始化配置一个个试着更改过，无任何进展。
看论坛上很多人是通过两个6455对接的方式调试的，目前我这已经焊死走的578，硬件条件做不到对接。
另外对论坛上的test_srio，两块相同dsp对接的那个工程有个疑问。里面master板子工程LoopBack配置的是1，
而slave板子工程配置的是0，难道不是应该都配置成0吗？
望高手专家帮忙解答。
jun lu1：
DSP6455的芯片有bug，JTAG的CLK信号会导致rapidio模块异常。具体的你去查看芯片勘误手册。
Lei Xu：
回复 jun lu1:
感谢，我去查查看问题，如果真这样是不是问题解决不了了。
Lei Xu：
回复 jun lu1:
我仔细查看了勘误文档，并没有找到你所说的异常。
有一处提到某些情况可能会导致loopback模式异常，通过配置2个reserved寄存器可恢复。
但是这些和我目前遇到情况不一致。我现在是配置过不去，端口一直未打开，PORT_OK位一直没有置1
