TI中文支持网在调试C6748的McASP，查看datasheet，AHCLKX/AHCLKR使用内部时钟源时，AHCLKX/AHCLKR由AUXCLK分频得到，在应用手册的6.3.6 McASP Clocking中又提到PLL0_AUXCLK。查看PLL框图，AUXCLK的频率等于输入时钟频率（OSCIN）。
请问这几个地方的AUXCLK是否一致？如果DSP使用24MHz的晶振，McASP能否配置成在使用内部时钟源情况下，AHCLK输出如8.192MHz这样非整数分频，以实现DA/AD特定采样率。
Shine：
你好,
这几个地方得AUXCLK一致, 在24MHz时钟输入的情况下, AHCLK没法输出8.912MHz这样非整数分频.
