TI中文支持网通过DSP6713的EMIF接口和FPGA进行通信，在FPGA内写了一个双口RAM，同步输入，异步输出。下面的截图是用在线逻辑分析仪chipscope捕获的DSP的EMIF接口的数据，DSP内的代码实现的操作时从地址0一直进行写操作，直到地址7，相应地址的数据分别是1~8，为什么在DSP通过EMIF写的时候 地址线上会有其他的地址出现，比如地址4和地址5中间的0和2，为什么在地址4之后应该是5，而实际上是先从4变为0然后变为2再变成地址5，并且，在写操作的时候数据线上也会出现这种情况，双口RAM的输出数据线上也会出现这种情况，这是什么原因造成的？谢谢！
Tony Tang：
EMIF的地址线上不会出奇数地址的，因为是16bit的总线。
MichaelLee：
请问楼主这个问题是怎么解决的？我现在也遇到了这样的问题不知道怎么去解决它，如果你看到这个回复的话希望楼主尽快给我回复，等等等啊等等啊，，，，，谢谢楼主了先！
