TI中文支持网
TI专业的中文技术问题搜集分享网站

cache line的问题

请问一下   c6000 dsp的 cache line有多长?  也就是一个数组,取其中一个元素,会把这个元素附近的多少个元素带入到缓存中?是加载这个元素两边的数据,还是后面的数据?

多谢了!

Tony Tang:

不同的系列DSP有区别,L1D,L1P, L2也有区别,C674x DSP 参考sprug82a.

以674x为例:

hui zhang13:

回复 Tony Tang:

非常感谢!

上面这幅图中,External Memory Cacheability是什么意思?是外部存储器可作为cache,还是外部存储器可以被cache索引查找?

多谢了!

赞(0)
未经允许不得转载:TI中文支持网 » cache line的问题
分享到: 更多 (0)