TI中文支持网求助，关于TMS320C6455的SRIO_NREAD速率很慢，读多包数据中间有很长的间隔，为什么？
SRIO连接是DSP到FPGA，DSP做主，FPGA做从，按照手册配置完LSU_REG0~5，读写操作都成功，DSP写速率很快，可是DSP读速率很慢，包与包之间有很长间隔，
LSU_REG3中Byte_count配置为512字节，也就是两包，每包256字节，如图所示，从第1包NREAD命令到第2包NREAD命令有很长间隔，
第一包起始地址为D5001000，第2包起始地址位D5001100，按256字节累加；
Shine：
试试降低速度或者减少每包字节数看看。
另外，SRIO的布线需要严格按照下面的手册。https://www.ti.com/seclit/an/spraaa8a/spraaa8a.pdf
