C6747 SD初始化

由于SD初始化时钟频率要求足够低，所以考虑降低SYSCLK2的分频比DIV2,但是在gel文件修改后，通过仿真器debug无法正常运行。是否必须满足SYSCLK1/SYSCLK6、SYSCLK2、SYSCLK4分频率满足1：2：4。按照这个比例修改后，debug后仍无法运行调试。还是说修改SYSCLK的DIV2不需要gel文件中修改

Shine：

SYSCLK1/SYSCLK6、SYSCLK2、SYSCLK4需要按照1:2:4的比例配置。debug无法调试具体是指什么，有报错信息吗？不能connect板子？

user5929265：

回复 Shine:

我使用的是CCS6.0,debug后也就是那个小虫子。就会报错无法下载仿真。

user5929265：

回复 Shine:

您好，spi的时钟可以通过修改div2修改吗？还是固定的，无法修改