TI中文支持网我们运行了论坛提供EDMA存储器性能的例程和keystoneSRIO（digital loopback模式）。发现keystoneSRIO程序在4xlane，5.0G模式下，大多数传输（比如L2-共享存储，L2-L2的传输）速率比EDMA的传输速率快，为什么？？
另外，此时没有用到物理层，但是不同物理层波特率下结果不同，为什么？（高波特率比低波特率速率快）
Thomas Yang1：
EDMA传输的带宽和A B C count的设置有很大关系，并且如果SRIO测试是基于digital loopback的话，数据并没有通过serdes传输到线上去，就直接回环了
你可以参考文档《[sprabk5]Throughput performance guide for C66 keystone Devices》以获得更为详细的信息
谢谢!
