TI中文支持网TMS320C674x 浮点 VLIW DSP的介绍中“
- 64 个通用寄存器（32 位）
- 六个 ALU（32 位和 40 位）功能单元 支持 32 位整数，SP（IEEE 单精度，32位）和 DP（IEEE 双精度，64位）浮点 每时钟周期支持高达 4个单精度 (SP) 加法和每 2 个时钟周期支持高达 4 个双精度 (DP) 加法 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
- 2 个乘法功能单元 混合精度 IEEE 浮点乘法支持高达： 每时钟 2 SP x SP → SP 每 2 个时钟 2 SP x SP → DP 每 3 个时钟 2 SP x DP → DP 每 4 个时钟 2 DP x DP → DP 定点乘法支持 2 个 32 x 32 位乘法，4 个包括复数乘法的 16 x 16 位乘法，或者 8 个 8 x 8 位乘法
”
说到时钟周期，我想问一下这个时钟周期是多少？这个dsp核处理浮点运算的性能怎么样？
Jane Lu：
Hanchun，
这里的时钟周期指CPU运行的主频。浮点运算性能的参数就是您列的这些指标。 或者您可以根据您的算法写代码直接评估一下。
TI还有C66系列的DSP， 浮点运算能力更强。
