6678的DDR3时钟可以不是66.667MHz么？

6678的EVM板子上DDR3的时钟输入是66.667M的，CORECLK是100M，DDRCLK请问可以换成其他频率么？100M行吗？

Damon(DSP) Liu：

Hi, Junye,

DDRCLK输入可以接受40~312.5MHz间的时钟，但是需要满足KeyStone Hardware Design Guide中3.1.1章节提到的抖动要求，同时注意Data Manual中7.2.1章节提到的上电时序要求。

如果想让DDR3接口达到1333MT/s，需要选择66.667MHz的时钟信号输入DDRCLK。