TI中文支持网// event gen 5
/** configure mask based trigger event to occur every 4 chips for EDMA x'fer (DSP ->
AIF outbound RAM) */
configMaskTrigger[14].timerUsed = CSL_FSYNC_RP3_TIMER;
configMaskTrigger[14].eventGenUsed = CSL_FSYNC_TRIGGER_GEN_5;
configMaskTrigger[14].mask.frameMask = 0;
configMaskTrigger[14].mask.slotMask = 0;
configMaskTrigger[14].mask.chipTerminalCountIndexMask = 0;
configMaskTrigger[14].mask.chipMask = 0x3;
configMaskTrigger[14].mask.sampleMask = 0xFF;
// lag of 8 chips between AIF write and EDMA read
configMaskTrigger[14].offset.slotOffset = 1;
configMaskTrigger[14].offset.chipTerminalCountIndex = 0;
configMaskTrigger[14].offset.chipOffset = 1;
configMaskTrigger[14].offset.sampleOffset = 0;
configMaskTrigger[14].compareValue.slotValue = 0;
configMaskTrigger[14].compareValue.chipValue = 9;
configMaskTrigger[14].compareValue.sampleValue = 0;
请告诉我下在上面这个程序里面compare值和offset值以及最后在EGM_compare寄存器中的值是什么关系？目前我调试DSP和FPGA的AIF接口，用的OBSAI协议，发送和接收状态正常，但是发送和接收的buffer有些数据对不上，请问delta为-700，pi值为750，我的帧同步模块那些参数怎么设置啊？谢谢
Brighton Feng：
不知道你代码的出处，也没看到你说的EGM_compare寄存器，所以很难给你针对性的回答。
我想你说的问题在AIF2 user guide应该能找到答案。另外我们还有一篇中文文档希望能帮您加深理解：
http://www.ti.com.cn/cn/lit/an/zhca590/zhca590.pdf?keyMatch=zhca590&tisearch=Search-CN
zhou wang1：
回复 Brighton Feng:
谢谢，我的DSP是TMS320C6474，我说的代码在wiki里面有http://processors.wiki.ti.com/index.php/FSYNC?keyMatch=fsync&tisearch=Search-CN，我可以理解为这个EVENT的产生是偏移1slot+1chip然后在9,13,17.。。chip产生吗？能否帮我解释下使用OBSAI 4x速率时怎么根据pi和delta计算fsync模块的参数
zhou wang1：
回复 Brighton Feng:
谢谢
