TI中文支持网您好，
采用一个核,edma采用不同的通道，分别从emif16 4个ce读写数据，这样是否会发生冲突?
比如通过emif16传输一个数据需要4个cycle，edma通道0和edma通道1分别向emif16 ce0，ce1传输一组数据，是否会出现比如edma通道0传输某两个相邻数据间隔远大于4个cycle？
jack liu_first：
回复 Andy Yin1:
您好，
emif16与fpga相连，我现在所面临的问题是edma通道1持续从emif16 ce0 接收数据，但每隔一定时间会接收一个中断，edma通道2从ce1通过emif16向fpga写入数据，而此时写入的这些数据必须在给定的时间内送给fpga，由于edma通道1持续从ce0接收数据占据emif，导致通道2送给fpga的数据严重超出了给定的时间。
我的问题是：能否在我接收中断后，先锁定emif，把给fpga的数据先从emif传出，再释放交由edma通道0从emif ce0接收数据？该如何实现呢？
谢谢！
