6678 多核运行SRIO 传输的一些问题

您好，

DSP处理的数据由FPGA通过SRIO写入DDR，ping/pong 存储，FPGA写ping，DSP处理pong。单核运行没有问题，多核运行时，SRIO完全由主核控制，从核只做运算，即FPGA写入的数据分为8份分别由8核运算。此时就涉及到多核及FPGA同时访问DDR的情况。现在的问题是多核运行时，8核分别从DDR读取各自的数据在RAM中运算，FPGA 通过SRIO写入数据到DDR严重阻塞甚至无法传输，请问该如何解决

谢谢

King Wang1：

降低DSP读写DDR的优先级，提高SRIO读写DDR的优先级。

DSP的优先级在CorePac里面手册第8章节配置，SRIO的优先级在SRIO手册内寄存器配置。