TI中文支持网想请教专家们，6678的可变电压CVDD为啥这样设计，还有6678的时钟电路中的PASSCLK时钟可不可以不连，会有啥影响
noaming：
请参考C6678手册中的电源供电范围。CVDD的设计，主要应用于smartreflex技术来降低静态和动态功耗的同时保持设备的性能。
bo he：
回复 noaming:
想请问下专家，用5V给6678系统供电可以吗
noaming：
时钟的设计建议参考EVM板设计，PASSCLK时钟是供给Network coprocessor的
noaming：
回复 bo he:
你好，datasheet中7.2 Power Supplies中描述的C6678供电详细，不能直接用5V供电。
bo he：
回复 noaming:
我的意思是像EVM那样，从5V通过UCD9222+7242生成CVDD，利用开关电源生成具有使能控制的其他信号，这样设计可以吗
noaming：
回复 bo he:
恩，这样应该是没问题的。注意应用的功耗范围。
bo he：
回复 bo he:
请教专家，在使用88E1111芯片设计网口时，Config管脚为啥与LED引脚连接，是每一个Config引脚代表3位吗？如Config[0]代表001？将专家给我解惑？
noaming：
回复 bo he:
你好，Config管脚指的那个芯片的管脚？网口芯片的问题，建议到下面版块里问问看：
接口/时钟
