SRIO pll 不能 lock

大家好，在我的板子上跑论坛里下载的srio的例子时，发现程序停在Wait_SRIO_PLL_Lock();了，后来我怀疑参考时钟不稳定，所以讲SRIO的参考时钟设置为156.25MHz（将程序里的serdes_cfg.commonSetup.inputRefClock_MHz = 156.25;），可是还是不能lock，请问大家有什么建议吗？谢谢，这是我的程序.还有，我的PCIECLK和MCMCLK都没有外部参考时钟，这个应该没有影响的吧，我的SRIO的参考时钟是LVDS标准。

Thomas Yang1：

你好，请检查SRIO input clock 是否按照hardware design guide的描述进行了设置？

guoping Lee：

Thomas你好，现在我做了两块板子，其中一块可以正常锁定，另外一块采用相同的配置却不能lock，我现在怀疑是不是DSP srio的PLL模块出问题了，请问有什么办法能验证PLL模块的正确性吗？多谢

le wang3：

回复 guoping Lee:

你好 guoping Lee 请问你当时是怎么处理PLL不能LOCK的？我们自己做的两块板子也是有一块有这种问题，另一块就好着。