FPGA与C6671 rapidio通信

您好！我目前在尝试FPGA与C6671通过rapidio进行通信，其中FPGA为主端master，DSP为从端slave。

想请问一下：DSP从端接收packets是通过进中断的方式么，为什么我在中断函数中添加断点程序却进不去？

还有如何在DSP端跟踪当前获得的数据包，是否有寄存器或者参变量能获取当前收到packet中配置的数据、地址及相关信息？

Allen35065：

rapidIO可以直接对内存进行操作，SRIO的User Guide里有详细说明，先看手册。