TI中文支持网自己做的6678板，将NMI，LRESET，CORESEL0，1,2,3管脚连接到FPGA中。这些管脚对于DSP来讲是输入信号，FPGA应该怎么给这些管脚赋值呀？
Andy Yin1：
这些管脚是用于控制DSP复位的外部输入信号，如果要通过这些管脚进行复位dsp的话，需要安装6678手册说明，按照一定时序输入控制信号，具体参考k1 hardware design guide要求。
Allen35065：
参考如下设置，
CVDD有效前所有时钟应为高阻态
除LENDIAN引脚内部为上拉，其余BOOTMODE引脚均为内部下拉，如果与内部方向相反，应使用1K电阻上拉或下拉，如果方向相同，应使用4.7K电阻做上下拉。
POR和RESETFULL拉高之前应确保电源和时钟输入稳定
如果LRESET和NMI输入未被使用，应确保LRESET,NMI和LRESETNMIEN拉高到1.8V
CORECLKSEL and DDRSLRATE1:0需要一直保持用户需要的输入状态
user1212849：
回复 Allen35065:
LRESET和NMI、CORESEL[3:0]组合在一起控制DSP各个核的局部复位和不可屏蔽中断。请问，FPGA怎么知道何时要控制这些管脚呀，FPGA不知道何时控制DSP各个核的局部复位吧？
Zhan Xiang：
回复 user1212849:
Local reset管脚往往是系统发现某个dsp core异常了，此时需要重新复位某个特定的core来使用的，你可以对外提供一个控制寄存器，当主控系统发现需要复位特定dsp时可以通过该寄存器操作FPGA。
NMI是不可屏蔽中断，往往是用来触发最高优先级任务的，例如系统的某些紧急状态，需要DSP及时处理，这个时候FPGA可以触发NMI管脚。
