FPGA 通过SRIO给6678发数的问题

使用FPGA V6给6678发送数据，速率配成5Gb，使用四个1x，现象是只能收到中断，DDR里却没有数据，从FPGA那端看，数据已经发送给FPGA的srio内核了说，这个有可能是什么原因？在6678那边有没有什么途径可以看FPGA是不是有数过来以及DDR的状态是不是正确呢？

Allen35065：

把buffer放到L2或者SL2看看是否可以正常写

user4523903：

回复 Allen35065:

之前使用SRIO将数据从FPGA发送给DSP 6678的MSM中，这样需要8个核同时取读取自己的那一段数据。是否可以通过SRIO将数据直接发送至8个核的LL2呢？如何实现呢？