TI中文支持网您好！
深夜发帖，真是弄了好久没有搞定，希望能得到您的帮助！
1. IBL是在运行在core0的L2RAM的前0x20000还是同时也运行在其他cores上？
2. RBL是只运行在core0上还是其他cores上也运行？
3. PCIe 多核boot 如何生成的bootCode（不是只运行在core0上）
按照多核开发提供的helloworld是一个pcie多核boot的例子，但是有些地方解释的不够清楚，比如多核同一个工程，在cmd文件中分配段的时候，哪些应该分配到共享内存中，哪些分配在自己core的L2RAM中？因为在pcieboot 写入DSP的镜像好像只能写入到了共享内存或者core0的L2RAM空间，而其他cores的L2RAM好像写入任何镜像数据。所以，困惑的就是如果分配不好cmd中的段，那么多核boot的时候，core0的L2RAM写入了相关镜像数据，而其他cores并没有写入，虽然都是先跳转到了位于共享内存中的_c_int00，然后使用共享的代码段进行执行。core0能够保证镜像的完整性，包括代码和数据，而其他core则不能啊！所以，这个究竟应该怎样配置？
感激不尽！
Allen35065：
1. IBL只在CORE 0上运行；
2.RBL也只在core 0上运行，但每个core上都保留L2的最后一段区域作为保留；
3. PCIE的数据可以写入到其它core，注意采用全局地址。不要用局部地址0x008xxxxx。
