TI中文支持网为了帮助大家快速有效的在Keystone I SoC上进行方案原理图设计，特总结此文档供参考。
wenfeng yu：
POR和RESETFULL应该用电阻下拉，POR和RESETFULL解复位(拉高)之前应确保电源和时钟输入稳定。RESET脚应该用电阻上拉。 reset脚我看TI TMS320C6678 EVM Board这个图时下拉的？这个应该上拉还是应该下拉？另外LReset是否也需要上拉或下拉？多谢！
Allen35065：
回复 wenfeng yu:
EVM使用CPLD控制时序的，CPLD先于DSP启动，RESET脚上拉下拉都没有问题，只是在DSP上电后需要保证RESET有稳定的状态。
如果LRESET和NMI输入未被使用，LRESET,NMI可悬空，但应确保LRESETNMIEN拉高到1.8V
