关于DSP6678 与FPGA SRIO通信问题

现在想用FPGA向DSP SWRITE写数据，怎么保证DSP接收数据的速度快于FPGA发的速度 不至于数据丢失。接收的数据可以直接写到DDR中还是申请的内存里。

Denny%20Yang99373：

SRIO底层有流控制机会保证数据不丢，重发

Denny%20Yang99373：

DDR和内存都可以

Th Wang1：

回复 Denny%20Yang99373:

谢谢专家，我看STK例程里SRIO_SERDES_LOOPBACK模式，最大发送32KB的数据，而例程里写，一次最大可以发1MB的数据，收段缓存最大32KB，那是不是就要发多次，之后打印的CYCLES就是这个意思，我的理解是对的吗？

Th Wang1：

回复 Th Wang1:

还有，发的时候数据是存到了数据包的哪个寄存器里，我看文档没有找到，谢谢

Thomas Yang1：

回复 Th Wang1:

在LSU寄存器组中会指定发送数据起始地址和长度的，不是存到哪个寄存器里