在研究BOOTMODE时察觉PLL发现出问题
在Quick Setup Guide中看到的Switch设定如下
SW5[8:1] = 00001000
其中BM_GPIO[13:11]=SW5[6:4] = 001
设定为66.67MHz
但文件都指出DSP Core Clock为100MHz
请问是设定错误?还是没参考DIP的设定
谢谢
Allen35065:
EVM上的DIP开关经过了CPLD的处理转换,你最好读一下寄存器DEVSTAT看看DSP最后被设置的模式是什么。
在研究BOOTMODE时察觉PLL发现出问题
在Quick Setup Guide中看到的Switch设定如下
SW5[8:1] = 00001000
其中BM_GPIO[13:11]=SW5[6:4] = 001
设定为66.67MHz
但文件都指出DSP Core Clock为100MHz
请问是设定错误?还是没参考DIP的设定
谢谢
EVM上的DIP开关经过了CPLD的处理转换,你最好读一下寄存器DEVSTAT看看DSP最后被设置的模式是什么。