TI中文支持网
TI专业的中文技术问题搜集分享网站

cache一致性的问题

我在做多核的同步的时候,定义了一个int型的flag,并且把它放到了共享存储区中。在core0中将其值改写为1,但在其他核中该值依然是0,并没有随着core0改变。

只是知道用的是CACHE_invL1d之类的函数,但是具体操作不知道。。有没有例子什么的可以借鉴一下

user4712072:

回复 L G2:

谢谢你,帮大忙了,写得很具体,一目了然

能不能说一下L1L2的cache设置,对这个不熟悉,万分感谢

Thomas Yang1:

回复 user4712072:

不 知道您说的设置具体是指什么,L1 cache分成L1P, L1Dcache,L2cache 可配,也可全部用作RAM

可以参考CSL中CACHE函数的操作 结合CACHE user guide进行理解

user4712072:

回复 Thomas Yang1:

我想把L2设置为ram,但是不知道用什么语句,如何用

赞(0)
未经允许不得转载:TI中文支持网 » cache一致性的问题
分享到: 更多 (0)