TI中文支持网您好，
我们是自己做的板子，dsp是6678。目前在配置ddr3，根据ti例程改写程序，卡在6678 evm ddr intial。根据论坛上的phyv10表格，按照板子上布线的情况计算了leveling参数。但是在进入keystone full leveling函数的时候无法通过。这是什么原因？
还有就是我们用ddr读写，可以不做leveling吗？
谢谢各位专家解答！
user4962317：
回复 Shine:
我们今天测试时，频率降到800mtps时，可以读写，但是leveling依然无法通过，这是为啥？感谢专家回复！
