TI中文支持网我两片板子DSP都连不上仿真器。现象都一样。单板是FPGA + DSP 的架构。FPGA是K7325T，DSP就是6678。FPGA和DSP 的上电时序都用CPLD控制了。实际测量也满足DSP时序要求。检查6678的POR和RESETFULL这两个信号，发现这连个信号不受控制。（DSP的三个复位都由K7325T控制，确认K7逻辑无误，绑定的管脚无误）。设置POR比RESERFULL先上20ms，实际测量这两个信号一起上电。因该是这个引起的DSP JTAG连不上。请教各位大神专家该怎么办，调了两天也没进展。DSP已经工作，测量SYSCLKOUT为16.66M，内核时钟供的100M。小弟先谢谢大家了，项目很急，卡在DSP JTAG这了。
Shine：
POR和RESETFULL这两个管脚对于C6678来说是输入管脚，由外部提供，所以不受控的话，建议检查K7325T这块的问题。
如果DSP已经工作，连不上JTAG口的话，先测量一下JTAG口的各个管脚时序是否正确？
hang chen3：
回复 Shine:
测量发现JTAG的复位信号一直在复位，TRST我是接的4.7K下拉。其余JTAG信号正常。因为一直复位，TDO也没有回复。
另外请教下：DSP连仿真器和GPIO的配置有关吗？我之前GPIO0下拉。其余上拉；后来按照手册要求配成了noboot，也没连上。coreclk也按手册要求配成了100M输入。请大神指点下。
Shine：
回复 hang chen3:
1. TRST也是输入管脚，接上仿真器的话，仿真器会给它一个reset信号，你查一下有什么外设一直给TRST复位信号。2. 一般要求配成no boot模式。
