TI中文支持网已知fpga给dsp发送数据时会有一个fifo内缓存几包要发送的数据，那么dsp端是否也会有设置接收的几包数据还没来得及存储到指定地址时的缓存。dsp发送数据时是否有类似的fifo。
我下载的是keystone里的Srio 例程代码，希望大神能告诉在哪设置，谢谢。
user4664208：
回复 Shine:
谢谢解答
Dsp端是否有输入输出缓存区设置
未经允许不得转载：TI中文支持网 » Dsp端是否有输入输出缓存区设置
相关推荐
两片6655的dsp通过srio接口通讯 主机循环向从机通过direct io方式发送数据 第一组数据发送成功completion code=0,其后发送数据都不成功 completion code=1- C6675，SIRO,FPGA与DSP通信问题
- C6657,SRIO参考时钟是否支持250MKHz？
- C6657,SRIO参考时钟是否支持250MKHz？
- FPGA通过srio向DSP的DDR写入数据，同时DSP自身调用DDR数据会不会产生占用堵塞问题？
- 在官网下的SKT_C6657文件里的SRIO例程，请问是什么版本的?2.2吗?Srio_test函数上的注释，revision history，June13，2011 Brighton Feng File created
- 关于C6657的SRIO的NWRITE传输，NWRITE方式下一次最多可以发送多少字节，每次发送的字节数有什么要求？
- SRIO传输数据时，先运行doorbell再NWRITE发送数据，会卡在下面这个地方，如果我开始的时候只发NWRITE包就不会出现这样的问题
