C6674与FPGA间PCIE通信的问题

使用论坛中的K1_STK中的例程，已经实现两片DSP间的PCIE通信，但是当我准备实现DSP作为RC和FPGA作为EP的PCIE通信时，能读出FPGA的Vender号，也能正确读出BAR MASK值，但是在当我DSP中向0x60000000的内存写数据时，查看内存这个空间始终全为0，FPGA收不到我发的数据，请问这是怎么回事？求有经验的人给予指导

Thomas Yang1：

应该是地址映射错误导致，要么是DSP 侧的OUTBOUND REGION配置不对，就是FPGA的INBOUND 配置不对，查查这2个配置吧

Sunny：

回复 Thomas Yang1:

DSP端的outbound配置是用的K1_STK中的程序，没有改过，可以实现两个DSP间通信，能否证明DSP端的配置没有问题?

Thomas Yang1：

回复 Sunny:

注意DSP和DSP间的 BAR_CFG空间是用的Keystone IP的快速配置方法，这个如果放到FPGA空间就不适用了，如果您是用到的数据空间，可以实现DSP间通信的话，则说明DSP端配置应该没有问题。关键还是MAP映射关系，这个要好好检查

tornado wng：

将FPGA的Status and Command Register 寄存器的BUS_MS 和MEM_SP置1

user5005433：

你好，关于K1_STK中的两片DSP间的PCIE通信，我有几个问题想请教一下，rc端和ep端的代码需要分别配置什么？我目前改了回环模式为PCIE_Loopback_Mode loop_mode= PCIE_LOOPBACK_DISABLE;
改写了CSL_Pcie_cfg_space_endpointRegs*gpPCIE_remote_EP_regs = (CSL_Pcie_cfg_space_endpointRegs*)(CSL_PCIE_CONFIG_REGS+0x3000);
但是现在程序在DSP0 core0中的PCIE_Remoteloopback_Test函数中跑飞，请问还需要配置哪些地方，希望大神解答

user5024540：

你好，我现在碰到了和你一样的问题，请问一下后来你是怎么解决的呢？ 万分感激