TI中文支持网我的自制板采用的dsp为C6674，与型号为XIO2213B的TI 1394b芯片通过PCIE相连。XIO2213B的PERST#信号根据其数据手册要求在供电完善后由我板上的FPGA提供上拉。目前我将论坛上的示例程序K1_STK_v1.1中的PCIe例程进行测试，程序中的相关代码修改为与我板相适应的内容。
PCIE_Loopback_Mode loop_mode = PCIE_LOOPBACK_DISABLE;
PCIE_cfg.serdes_cfg.inputRefClock_MHz = 100;
PCIE_cfg.serdes_cfg.linkSpeed_GHz = 2.5;
PCIE_cfg.serdes_cfg.numLanes= 1;
但是运行代码后发现卡在链路训练中，查看gpPCIE_CAP_implement_regs->DEBUG0的[4:0]位发现此状态为DETECT_QUIET，请问该如何DEBUG？
Shine：
请先测试一下loopback模式在看看是不是XIO2213B的问题。
user5284264：
回复 Shine:
谢谢您的回复，phy_loopback测试是通过的，链路训练没问题，数据收发测试也都没问题。然而非loopback模式就卡在链路训练的DETECT_QUIET状态。
user5284264：
回复 Shine:
谢谢您
