C6675，SIRO,FPGA与DSP通信问题

程序一致卡在这里。

是在C6678官方例程的基础基础上修改的，只用一个通道，参考时钟是250MKHz

看了C6657关于SRIO的技术文档，和文档中给出的相关例程，如下：

调试时检查了许多寄存器的值，都没问题，还请大佬们给指点迷津。

user5775916：

或者说，使用不同芯片，不同通道的时候哪些寄存器是要修改的。

Shine：

回复 user5775916:

请问是在哪个例程上修改的？置顶贴里的STK例程吗？请先在DSP端和FPGA端各做一下自环看配置有没有问题。

user5775916：

回复 Shine:

例程是基于STK的例程修改的。DSP端的自环，是LOOPBACK模式吗，具体怎么操作，还请进一步指教

Shine：

回复 user5775916:

请问有没有看过Keystone\K1_STK_v1.1\docs里的KeyStone_1_SRIO_STK_User's_Guide.doc文档，有自环模式的操作步骤介绍。

user5775916：

回复 Shine:

正在看，多谢！！