TI中文支持网自己做的一块6678的板子，core0在上电后不能正常工作，现象如下：
1、上电通过XDS100仿真器连接core0时，在GEL初始化DDR3寄存器时，会报如下错误：
C66xx_0: Trouble Writing Memory Block at 0x21000010 on Page 0 of Length 0x4: (Error -1060 @ 0x21000010) Device is not responding to the request. Reset the device, and retry the operation. If error persists, confirm configuration, power-cycle the board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 5.0.747.0)C66xx_0: GEL: Error while executing OnTargetConnect(): target access failed at *((unsigned int *) (0x21000000+0x00000010))=0x0000C30 [pc104_c6678.gel:155] at ddr3_setup(0) [pc104_c6678.gel:508] at Global_Default_Setup_Silent() [pc104_c6678.gel:438] at OnTargetConnect() .
C66xx_0: Trouble Reading Register ControlRegisters_CSR: (Error -1060 @ 0x41) Device is not responding to the request. Reset the device, and retry the operation. If error persists, confirm configuration, power-cycle the board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 5.0.747.0)C66xx_0: Trouble Reading Register ControlRegisters_CSR: (Error -1060 @ 0x41) Device is not responding to the request. Reset the device, and retry the operation. If error persists, confirm configuration, power-cycle the board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 5.0.747.0) 。
2、不加载GEL文件，通过仿真器连接上core0后，通过加载程序初始化PLL和DDR3寄存器，DDR3可以完成初始化，但是当读写DDR3时，仿真器会返回如下错误：
C66xx_0: Trouble Writing Memory Block at 0x80000004 on Page 0 of Length 0x4: (Error -1060 @ 0x80000004) Device is not responding to the request. Reset the device, and retry the operation. If error persists, confirm configuration, power-cycle the board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 5.0.747.0)。但是通过CCS local reset core0后加载程序重新执行后，可以正常访问DDR3。
然后仿真器连接core1~core7，发现可以正常读写DDR3。这里可以推断应该不是DDR3的问题。
投了两块板子，另一块板子DSP工作正常，并且也对比了两块板子的电源芯片和外围电阻电容等，没有发现差异。现在有问题的这块板子已经换过一次芯片了，现象还是一样。请问现在应该从哪方面入手解决这个问题？谢谢
noaming：
你先根据上面的提示，在targetconfiguration中将TCLK的频率调低试试看。
GANG ZHANG：
回复 noaming:
应该跟TCLK没有关系吧，因为我通过其他core可以正确访问DDR3
GANG ZHANG：
回复 noaming:
我用的仿真器是XDS100v1，好像没有调节TCLK的地方，默认的频率是1MHz。
noaming：
回复 GANG ZHANG:
如下设置：select the Adaptive Clocking option ，你是这样设置的吗
http://processors.wiki.ti.com/index.php/XDS100#Q:_How_can_I_turn_on_adaptive_clocking.3F
GANG ZHANG：
回复 noaming:
你好，我的仿真器是XDS100v1，不是XDS100v2。
noaming：
回复 GANG ZHANG:
你好，有条件的话试试xds510 或 xds560来看一看是否问题可以解决。
问题似乎是仿真器链接不稳定。你用的CCS版本是多少？
GANG ZHANG：
回复 noaming:
你好，我们用XDS560试了，跟xds100的现象还是一样。
chao fan：
您好!我最近也遇到了和您一样的问题，已经在这个问题上困了1个多月了，请问您当时是否找到了解决方案？
GANG ZHANG：
回复 chao fan:
我们的问题解决了，是在原理图设计的时候PCIE的一个终端匹配电阻，我们实际中没有使用PCIE，把这个匹配电阻去掉就好了。
Fei Zhan：
回复 GANG ZHANG:
谢谢，我也遇到和你们一样的问题，通过你的方法解决了问题。确实是PCIESSEN这个引脚配置问题，若电路板不使用PCIE，该引脚设置为下拉就好了。
