TI中文支持网你好：
我手头调试一块带有tms320c6678+fpga的板子，通过fpga控制dsp复位（依次拉高reset por resetfull信号），连接仿真器的时候test connect成功，debug的时候报错，提示dsp处在复位状态。现在测试过dsp的供电，cvdd1.09v，其他的1.5v 1v 1v8 都是正常的。测试过dsp的输出时钟为16MHz。现在使用的fpga的复位程序在tms320c6657上试过，可以正常debug。
C66xx_00：ERROR connct to target（Error 1108@ox0）device is held in reset.
这种问题，应该怎么解决？
Shine：
请试试手动connect看能不能连接？是所有的核都不能连？
user4939991：
回复 Shine:
怎么手动连接？？
user4939991：
回复 Shine:
刚刚去试了一下，似乎每个核单独连接的时候，好像也都连不上。这个tect connect是怎么回事？
Shine：
回复 user4939991:
手动连接的方法见下面的文档。
2.2 Creating the Target Configuration File
www.ti.com/…/sprac17b.pdf
user4939991：
回复 Shine:
我自己建了ccxml文件，选择了对应的仿真器ds560v2 stm和器件tms320c6678，点击了launch，之后右击connect的时候，还是显示device held in reset。直接test connect 还是可以通过的！！
我想问一下，官方有没有具体的复位（por、reset 、resrtfull）时序demo，以及对应的信号（LRESET/CORSEL[3:0]/PACLKSEL/LRESETNMIEN/NMI）的初始化列表？或者有没有或者相关的调试记录？
user4939991：
回复 Shine:
你好，经过一番折腾，发现dsp的局部复位管脚（LRESET）一直处在低电平，导致了这个问题，现在把LRESET、LRESETNMIEN、NMI都设成高电平以后，可以单独debug 核1~7，但是核0还是处于复位转态，这个又从哪里入手（汗~）？
Shine：
回复 user4939991:
RESET的时序在数据手册上有，请对照一下时序，core0处于复位状态，估计还是reset信号的问题。
7.5.7 Reset Electrical Data / Timing
www.ti.com/…/tms320c6678.pdf
