TI中文支持网在文档《Keystone Architecture DDR3 Memory Controller User's Guide》里有ECC功能相关的寄存器，但是TI的例程里找不到配置ECC的代码，想问一下这部分是可选的吗？还是说默认参数就可以？还是说需要硬件上有什么配置？
目前DDR的配置是4片DDR3和一片ECC，DQS共九对差分线，每片DDR连接两对，ECC上连接一对，时钟走线是一对差分线，flyby
如果有的话，能否提供一下配置ECC的代码？
ddr配置：
256 Meg x 16
Configuration 32 Meg x 16 x 8 banks
Refresh count 8K
Row address 32K (A[14:0])
Bank address 8 (BA[2:0])
Column address 1K (A[9:0])
Page size 2KB
还有，ddr控制器配置里的NM字段，指的是单芯片的总线宽度还是rank宽度？我认为是前者，因此应该是2，16bit
Shine：
ECC例程没有，ECC寄存器的配置可以参考DDR3 user guide。设计注意事项可以参考下面的帖子。
e2echina.ti.com/…/103068
